genvar i,j;
//Level 1
generate
j=0;
for (i=0;i<128;i=i+1)
begin: level1Comp
assign ci1[i] = minw(tc[j],tc[j+1]);
j = j+2;
end
endgenerate
Ve alma aşağıdaki hatayı: Aşağıdaki çalışıyorum
Error-[SE] Syntax error
Following verilog source has syntax error :
"encoder.v", 322: token is '='
j=0;
herkes aynı üretmek açıklamada birden genvars artırmak için nasıl biliyor? Ya da en azından eşdeğer bir işlevsellik olsun? ci1
tc
yarısı derinliğe sahiptir ve istediğiniz varsayarsak
çok ilginç! Yerel cihaz donanımda bir şey mi yaratıyor? – Adam
Hayır. Yerel tasarımlar, tasarım detaylandırması için kullanılan sabitlerdir. –