Temel bir sorum var. Ben bazı medya uygulaması için bazı FPGA görüntü üretti ve şimdi performans & alanı bakımından aynı algoritmanın ASIC uygulamasının olanlar benim sonuçlarını karşılaştırmak istiyorum. Elmaları ve portakalları bir şekilde kıyasladığı için böyle bir karşılaştırmanın mantıklı olmadığını duydum. Fakat Gate-eşdeğerlik metriğini duydum, bunu karşılaştırma nedenlerinden dolayı kullanamıyorum?FPGA'nın ASIC tasarımı ile karşılaştırılması
sayesinde kapı denklik metrik bir büyüklük sırasına içinde sizi alabilirsiniz - Senin için yeterince iyi olup olmadığını? Sorun, 4 girişli bir LUT'un, tek bir AND geçidi veya birkaç kapıyı temsil eden karmaşık 4 girişli bir işlevi gerçekleştirebilmesidir. Veya (bir Xilinx çipinde), içinde 16 bit bellek bulunan bir kaydırma kaydı olabilir. Ve çıkışına bağlı bir flipflop vardır (eşlik eden kontrol sinyalleri ve benzerleri ile .... başka birkaç kapı). Blok belleği veya DSP blokları kullandıysanız, ölçmek daha da zordur.
Eğer, gerçekten "maliyet" demek performans ve bölgeyi karşılaştırmak istediğiniz derken? Bu milyonlarca ünite satılan veya "sadece" bir kaç bin binlerce olan potansiyel bir ürün mü? ASIC NRE büyük!
Sen hacmine göre- yeterince iyi olabilir ki, hem maliyet için FPGA tasarım optimize edebilirsiniz. Örneğin, geleneksel bir şekilde yapılan bir görüntü işleme tasarımı, ciddi bir küçük FPGA kullanımı için tasarlanmış bir uygulamadan 10 kat daha büyük olabilir ve benzer bir uygulama performansına sahip olursunuz ... ne yaptığınızı biliyorsanız, bu durumun ne olduğunu bilirseniz ...
Dikkat, kapı eşdeğerleri sadece bir kaba tahmin ve bir ASIC içindeki alanı belirlemek için tüm doğru değildir. Tasarımınızın bir ASIC'de nasıl performans göstereceğini (ve maliyetini) bulmakla ilgili çeşitli yollar vardır. Tasarımınızı uygulamak için büyük olasılıkla bir HDL (VHDL veya Verilog) kullandınız. Synopsys 'Tasarım Derleyicisi (DC) gibi bir sentez aracına erişiminiz varsa, alanı belirlemek için ürünle birlikte verilen ASIC sağlayıcı kitaplıklarından birini kullanabilirsiniz. Performansı belirlemek için simülasyonda kullanabileceğiniz post-sentez, geçit düzeyinde bir netlist oluşturmak için de kullanabilirsiniz. DC ayrıca, performansın hesaplanması için kullanılabilecek kritik yol zamanlaması vb. Hakkında da bilgi verecektir. Ancak, DC çok pahalı bir üründür ve muhtemelen HDL tasarımınızı sentezlemek için FPGA satıcısından sağlanan araçları kullanmış olursunuz. Bir ASIC satıcısına başvurabilir ve boyutlarını & performansını belirlemek için analiz etmelerini isteyin (muhtemelen DC kullanacaklardır - HDL'nizi onlara teslim etmeye istekli olmanız gerekir). İşinizi kazanmak için bunu yapmaya meyilli olabilirler. Ancak, ASIC NRE'lerin çok pahalı olduğu belirtildiği üzere, yüksek hacimli bir ürüne sahip değilseniz, tasarımınızı ASIC'ye taşımak mantıklı değildir.
Bu konuda gördüğüm birkaç makaleden biri: [FPGA'lar ve ASIC'ler arasındaki boşluğun ölçülmesi] (http://www.eecg.toronto.edu/~jayar/pubs/kuon/kuonfpga06.pdf). Bu ilginç bir okuma ve iki farklı teknolojiyi karşılaştırmada zorluk göstermektedir. –