başka bir flip flop ve karşılaştırın.herhangi bir kimse saat # için gecikme vermek nasıl söyleyemiyor çalışma.delay her iki flip flop ayar saatini karşılaması gerekiri i bir flip flop bir ana saat ve başka gecikmeli saati sahip olduğu jilet flip flop kullanmak zorunda burada</p> <p>çarpan Başlık vedik</p> <p>bir proje yapıyorum
Razor önerisinde, bir Razor flip-flop bir çift oluşur normal bir kenar tetiklemeli flip-flop ve saatin gecikmeli bir sürümü tarafından tetiklenen bir "gölge mandalı". Bunu, bilinen bir faz kaymasıyla saatin kaydırılması için bir PLL kullanarak gerçekleştirebilirsiniz (saatin frekansı, PLL'nin VCO aralığı içinde olduğu varsayılarak, bu basittir). Gölge mandalı, bazı FPGA donanımlarında olduğu gibi seviye duyarlı bir mandal olabilir veya mevcut depolama/yazma kaynaklarınızla çalışmak için özellikle geç kenar tetikleyici kullanabilir ve Razor tasarımının bazı faydalarından fedakarlık edebilirsiniz.
çekirdek jeneratörde yapılan yardımlarınız için teşekkür ederiz pll_adv – kabilan
@kabilan Eğer bu cevap sorunuza cevap verdiyse, lütfen gelecekteki ziyaretçileri aramak için onay işaretiyle işaretlemeyi düşünün. Aynı soru burada çözüldü. – hexafraction
Jiletli Flip Flop'un ne olduğunu bilmiyordum, ama şimdi bir fikrim var. Verilog'un nasıl geciktiği, sorunuzu cevaplamak için bazı kodları görmemiz gerekiyor. –
Sanırım saat ve gecikme saatini, bloğunuz için uyarıcı olarak üretmeniz ve bunları sentezlemeniz gerekmiyor mu? – Morgan
@MatthewTaylor '' sadece tipik olarak simülasyonda gecikmeler. Fiziksel FPGA elemanları arasında gecikme ekleme girişimleri özel kısıtlamalar ve ek saat idare devreleri gerektirir. Ayrıca, Razor'un elektronik bir yorumu var: Bkz. [1] (http://web.eecs.umich.edu/~taustin/papers/IEEEMICRO05-Razor.pdf), [2] (http://ieeexplore.ieee. org/xpl/login.jsp? tp = & arnumber = 1253179 & url = http% 3A% 2F% 2Fieeexplore.ieee.org% 2Fxpls% 2Fabs_all.jsp% 3Farnumber% 3D1253179) ve [3] (https: //cseweb.ucsd. edu/classes/wi09/cse240c/Slaytlar/17_Razor_and_ReCycle.pdf) – hexafraction