-1
'dan farklı olarak flip-flop vektörünü sıfırdan farklı bir değere sıfırlamak mümkün mü? gibi şey:VHDL flip-flop sıfırlaması 0
PROCESS (clk)
BEGIN
IF RISING_EDGE(clk) THEN
IF rst = '1' THEN
ff <= INPUT_VALUE;
...
Bu sentezini hayatta yoktur. Değeri sadece sıfırlama sırasında ff olarak almak istiyorum, sonra değiştiriyorum - girişten ayarlanan ilk değer ile sayaç olarak çalışır.
Senkronize bir yük gibi göründüğü için bu sentezlenebilir olmalıdır. Lütfen tam bir örnek verin ve kullandığınız sentez aracını belirtin. –
tam işlem 'kod SÜRECİ (CLK) BEGIN olan \t IF RISING_EDGE SONRA (CLK) \t \t IF ilk = '1' ise \t \t \t iv_reg <= iv; \t \t \t \t BAŞKA \t IF input_change = '1' ise \t \t \t \t \t iv_reg <= STD_LOGIC_VECTOR (UNSIGNED (iv_reg) + 1); ELSE \t \t \t \t \t \t \t \t \t iv_reg <= iv_reg; \t \t \t END IF; \t \t END IF; \t END IF; END PROCESS; ' XST tarafından sentezlenen – scarabeus
Fonksiyonel olarak mükemmel görünüyor. Ne demek "sentezden sağ kurtulur" değil? –